LSI開発・検証、基盤開発（アナログ、デジタル）
仕事内容
- PC、家電製品、スマートフォン、自動車など、あらゆる精密機器を動かす半導体製品。世界に誇る日本品質の高さに起因し、今後も活用の多様化・多角化により、ゆるぎない市場規模が見込まれています。お客様からの引き合いを多数受けており、社内体制の更なる強化のため募集しております。
■業務内容
1.デジタル回路設計
電子機器LSI仕様設計、論理回路設計（Verilog-HDL、SystemVerilog、SystemC）、検証環境構築、検証業務、
デバッグ業務、プロジェクトマネジメント（労務管理～納品まで）、顧客先折衝、各種提案活動
2.アナログ回路、ミックスシグナル設計
cadence社製ツールを使用してのアナログ回路設計～インプリ設計、ADコンバータ／オペアンプ等、
ミックスシグナル設計、Spectreを使用してのシミュレーション業務、カスタムレイアウト設計業務
■取引事例
・画像処理回路の設計・検証業務
映像処理用ブロックのRTL設計・検証/ブロックの機能仕様書を基に詳細設計仕様書を作成
詳細設計仕様書を基にRTLコーディング/機能仕様書、詳細設計仕様書を基に検証項目の抽出及び検証
■本ポジションについて
弊社ではエンジニア一人ひとりの強みを活かし、会社としての総合力をより高めるために、業務委託化、ユニット制によるチーム体制構築を推進しています。
また、チャレンジマインドも評価基準としているため『チームや組織をもっと拡大したい』『自分のアイデアを形にして世の中をもっと便利にしたい』などの熱い想いや果敢なチャレンジマインドを持ったエンジニアを求めています。
応募条件
- ■必須条件
LSI開発・検証、基盤開発経験
■歓迎スキル
電気電子工学系出身で1年以上の実務経験のある第2新卒の方
求める人物像
- ・周囲と協調しながら自ら仕事を進めることができ、やりとげる責任感を持った方
・積極的に課題や新しいことにチャレンジできる意欲を持った方
雇用形態
- 正社員 (試用期間：3ヶ月あり)
【年次有給休暇・特別休暇は、試用期間を経過した時点で付与します。
住宅手当は、試用期間は支給対象外です。】
勤務予定地
- 東京および、全国拠点（本社、パソナテック各事業所、お取引先企業）
勤務時間
- 9:00～17:30 休憩12:00～13:00（実働7.5時間）
※勤務地がお取引先企業（派遣先企業もしくは受託案件実施場所）の場合、変更の可能性あり
給与
- 年収：350～750万円
月給：基本給24万円～＋諸手当（職位手当、役割手当、営業手当、時間外手当等）
※経験、能力を考慮の上、当社規定により決定します
【年収例】
年収450万円（26歳・入社4年目 メンバー）
年収550万円（29歳・入社7年目 プロジェクトリーダー/実施責任者）
年収650万円(32歳・入社9年目 マネージャー）
待遇・福利厚生
- ・賞与年2回（6月、12月）
・社会保険完備（雇用・労災・健康・介護・厚生年金）
・職位手当、役割手当、営業手当
・時間外勤務手当、深夜勤務手当、法定休日勤務手当
・住宅手当、通勤手当、ほか諸手当 ※各種手当は、個人毎の役割、状況に応じて支給
【昨年度残業時間実績平均22.17時間/月】
・定期健康診断(年1回）
・表彰制度（年1回）
・セーフティネット（無料の各種相談サービス/24時間365日）
・福利厚生アウトソーシングベネフィットワン
・カフェテリアポイント年間12万円相当
・持株会、積立貯蓄、財形制度、退職金制度
・ライフサポートコース利用制度（時間や場所を限定した働き方）
・ドリカム制度（自分の夢の実現を支援する制度）
・DO・CO・DE・MOワークスタイル制度 （在宅勤務）
・各種保険団体取扱い
・スキルアップ支援（各種研修制度、資格取得支援制度）
休日休暇
- ・年間休日120日以上
・完全週休2日制(土・日・祝日)※勤務地がお取引先企業（派遣先企業もしくは受託案件実施場所）の場合、変更の可能性あり
・年末年始休暇（12/30～1/4）
・年次有給休暇
・結婚休暇
・忌引休暇
・産前産後休暇（実績あり）
・育児・介護看護休暇（実績あり）
・チャレンジ休暇（勤続5年ごとに1週間の特別休暇）
選考プロセス
- ▼応募
▼書類選考
▼面接（1～2回）
▼適性検査（ご自宅にて受検）
▼最終面接
▼内定
※ご応募から内定までは約2～4週間ほど頂いております。
※面接は、東京本社もしくは各支店にて行います（最終面接は東京本社にて実施）
※面接日・入社日など希望を考慮しますので、お気軽にご相談下さい。